Perancangan Rangkaian Terintegrasi Dekoder 6 x 64

07/16/2010 00:00:00

---

 

 

 

 

Dekoder adalah suatu rangkaian yang dapat mengubah informasi biner dari n masukan menjadi maksimum 2n keluaran yang berbeda. Dekoder digunakan terutama untuk pengalamatan seperti pada memori. Selain itu dekoder juga digunakan pada penjumlah dan pengali biner yang merupakan komponen dasar dari sistem yang lebih kompleks seperti prosesor. Penelitian ini bertujuan membuat rancangan rangkaian terintegrasi (integrated circuit) dekoder 6?64 yang mempunyai waktu tunda kecil dan berukuran kecil. Proses perancangan dilakukan secara bertingkat dimulai dari perancangan pada tingkat rangkaian terintegrasi, gerbang logika (logic gate), skematik dan tata letak (layout). Untuk membantu membuat rancangan dan menguji hasil rancangan digunakan perangkat lunak Electric. Rancangan layout dibuat mengikuti aturan disain MOSIS untuk teknologi 0,5?m. Dari hasil simulasi diketahui bahwa rancangan-rancangan dekoder 6?64 yang dibuat dapat bekerja dengan baik. Dekoder 6?64 Alternatif 1 yang menggunakan 9 buah dekoder 3?8 mempunyai luas sekitar 0,1mm2 dan memberikan waktu tunda rata-rata sebesar 829ps. Dekoder 6?64 Alternatif 2 yang menggunakan 1 buah dekoder 2?4 dan 4 buah dekoder 4?16 mempunyai luas sekitar 0,07mm2 dan memberikan waktu tunda rata-rata sebesar 888ps.

Kata kunci: perancangan dekoder, perancangan rangkaian terintegrasi, Electric, dekoder 6x64